ダイセルと大阪大学産業科学研究所フレキシブル３Ｄ実装協働研究所は、半導体の３次元実装に対応した新たな技術開発により、低温(１８０～２５０℃)・低加圧(０～０・４ＭＰａ)・短時間(10分)・直径 20μｍ・ピッチ150μｍの、半導体のさらなる小型化・高性能化に貢献する銀膜を介した銅マイクロバンプ接合を実現したと発表した。
今回開発した技術は、伝統的な銅マイクロバンプ上に銀スパッタ膜を付与し、成長した銀の突起物により、低温、低加圧、及び大気中の条件での短時間接合を実現した。同研究成果により、半導体の３次元実装プロセスの簡素化に大きく貢献し、先端半導体の高性能化・小型化への貢献が期待される。
この接合技術は、国立研究開発法人新エネルギー・産業技術総合開発機構(ＮＥＤＯ)の先導研究(助成)・先端半導体製造技術(後工程技術)・ポスト５Ｇ半導体のための高速通信対応高密度３Ｄ実装技術の研究開発で得られた成果だとしている。
同社は、長年培ってきた高機能材料や加工技術の強みを生かし、エレクトロニクス実装材料の研究開発、及び事業化を加速し、便利・快適な社会の実現に貢献していくとした。
ポスト５Ｇ、及び６Ｇ社会の到来を機に、通信インフラからスマートフォンやタブレット端末といったエッジデバイスまでのあらゆるハードウェアで、膨大な情報を低遅延で高速に伝達する半導体高度化技術への要求が急速に高まっている。その実現には半導体の高集積化に伴う微細化と接続端子の増加が求められ、製造プロセスにおいては前工程での微細化加工だけではなく、後工程で複数の半導体を３次元で集積するパッケージ実装技術の重要度が増している。半導体チップ間の接続において、現状 20～30μｍサイズの接続端子には、銅マイクロバンプ接合のためにはんだめっきが使われており、高温・高加圧の厳しいプロセス条件が必要だった。20μｍを切るさらなる微細化の実現には、はんだの限界を打ち破り各種特性が期待できる銅の直接接合が必要だとする。銅直接接合は、これまでも世界中で研究開発事例が報告されているが、銅の酸化し易さと接合面平滑化の困難さから現実的なプロセスは得られていなかった。
断面図
